8052
专业用仿真器 可支持多种 8051 core 系列处理器
研发单位最佳选择
 |
硬件系统规格 业界唯一 Serial / Parallel Port 双界面传输设计 可支持 5V / 3V 微控制器 完全即时模拟，最高模拟速度可达40MHz 提供自我诊断测试功能 可通过软体升级 Firmware 可更换ICE Cable，以支持特殊 51 MCU |
|
硬件性能
- 仿真存储器 Easypack 系列, 可支持 128K 仿真存储器 ( 64K ROM + 64K RAM ) Easypack/S 系列, 可支持 320K 仿真存储器 ( 256K ROM + 64K RAM ) Easypack/U 系列, 可支持 1088K 仿真存储器 ( 1M ROM + 64K RAM ) 对映解析度达 128 Bytes 按下列属性进行对映： Overlay / Overlay Read only ： 仿真存储器 可读写或只读 Target / Target Read only ： 目标板存储器 可读写或只读 Guard ： 禁止读写区 Combination / Combination Read only ： RAM/ROM 混合使用 可读写或只读 目标处理器可完整保留本身的存储器和I/O空间 |
|
硬件性能
- 单步操作 可针对原汇编码或C语言进行 Single Step 可做 Cycle Step，执行后显示地址总线、数据总线、周期状态、介面状态及外部追踪位等资料 |
|
硬件性能
- 硬件中断 所有程序空间均可设定执行断点 允许 2 总线断点 ( EV1、EV2 )， 1 个外部触发输入中断点 ( EV3 ) |
|
硬件性能
- 即时追踪记录功能 ( Real-time Trace ) 可追踪记录资料：深 32K Frame，宽 40 Bit。 包括16位地址总线、8位数据线、3位CPU状态、5位外部追踪点、8位I/O口状态 (I/O口可选 ) 可设定 On / Off 追踪功能 可过滤追踪记录的讯息，有效利用32K 的深度 |
|
硬件性能
- 复合中断触发追踪 共有 2 级触发层次 每个层次可为单一事件，或为 Ev1、Ev2 和 Ev3 的逻辑组合 提供事件计数 ( Event Count ) 功能 可透过外部触发输入端 ( ETI ) 与外部触发输出端 ( ETO ) 同步信号 |
|
硬件性能
- 执行时间可测 执行时间可透过内建的定时器测出 ( 最大长度36.4小时，最小单位为1毫秒 ) |
Easypack 8052F 系列, 主机可搭配不同 ICE Cable 与 Firmware 以支持多种 标准 / 变形 52 MCU. |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||